삼성전자가 이번에 개발한 기술은 '다층채널 트랜지스터 기술'과 '돌기형 트랜지스터 기술' 등 최첨단 3차원 입체 트랜지스터 기술이다.
이는 트랜지스터를 입체화시켜 여러 개의 데이터 이동통로(채널)를 만들어 주는 차세대 반도체 소자기술이다.
메모리 반도체 제작기술은
△ 회로설계기술
△ 소자기술
△ 공정기술
△ 조립기술 등으로 분류되는데, 이 중 소자기술은 메모리 반도체의 구동에 핵심적인 역할을 담당하는 트랜지스터, 캐패시터(콘덴서) 등 핵심 소자를 개발하거나 특성을 개선하는 기술이다.
차세대 50나노급 이하의 메모리반도체 제작을 위해서는 회로설계, 공정, 조립 등의 기술과 함께, 미세한 회로간 전기신호 전달 및 데이터 전송에 핵심적인 역할을 담당하는 소자기술이 중요한 기술분야로 인식되고 있다.
지금까지는 메모리반도체에서 전기신호를 통한 데이터의 이동을 담당하는 트랜지스터는 웨이퍼 평면에 2차원적으로 구현돼, 1개의 채널만을 갖고 있기 때문에 나노(10억분의 1m)급의 초미세 공정이 적용되는 나노 반도체에서는
△ 데이터 전송속도
△ 전기신호처리(전류흐름)
△ 누설전류 문제 등 반도체의 특성 면에서 한계를 보여 왔다.
이번에 개발된 '다층채널 트랜지스터 기술'을 적용하면 실리콘과 게이트를 번갈아 두 번 적층해 1개의 트랜지스터에 채널 4개를 형성할 수 있다.
또한 '돌기형 트랜지스터 기술'은 돌기 형태로 된 트랜지스터 만들어 전류가 흐르는 면적을 넓혀, 채널 수를 증가시킨다.
이 기술로 50나노 이하의 메모리반도체에서 데이터 전송속도가 3배 정도 빨라지게 된다.
또, 반도체 기술동향 분석을 위한 국제 기구인『국제 반도체 로드맵(International Technology Roadmap for Semiconductor)』에 따르면 2009년쯤 상용화될 것으로 전망되는 50나노급 메모리반도체의 트랜지스터는 현재의 90나노급 수준인 1.1mA(밀리암페어)보다 1.5배 수준의 약 1.59mA의 전류흐름이 필요하다.
이번에 삼성전자가 독자 개발한 '다층채널 트랜지스터'는 4mA 이상의 전류흐름이 가능해 향후 50나노 이하의 메모리반도체에도 적용이 가능할 전망이다.
이 두 기술은 1차원의 트랜지스터에 비해 누설전류 역시 대폭 감소시킴으로써 반도체의 전력소모를 최소화 할 수 있다.
삼성전자는 두 가지 新기술의 개발을 완료하고 업계최초로 '돌기형 트랜지스터 기술'을 적용한 512Mb D램 샘플도 확보, 향후 나노시대 반도체 소자기술 분야에서도 경쟁업체 대비 한발 앞선 기술을 입증하게 됐다.
한편, 삼성전자는 지난 6월에 열린 반도체 분야 최고권위 학회 中 하나인 VLSI 심포지엄에서 두 가지 신소자기술 관련 논문을 발표해 50나노급 이하의 차세대 반도체 소자기술로 호평을 받았다.
1
Copyright ⓒ 2000-2025 BCPARK Inc. All Right Reserved.
