ÀÚÀ¯·Ó°Ô °Ô½Ã¹°À» ¿Ã¸±¼öÀÖ´Â °Ô½ÃÆÇÀÔ´Ï´Ù.
  • À¯³âÃß¾ï
  • Çб³»ýÈ°
  • ÀÔ½ÃÁغñ
  • ´ëÇлýÈ°
  • ±º»ýÈ°
  • ¾Ë¹Ù»ýÈ°
  • Ãë¾÷Áغñ
  • Á÷Àå»ýÈ°
  • ¿ø·ë»ýÈ°
  • ¿¬¾ÖÁß
  • °áÈ¥Áغñ
  • Áý¾È»ì¸²
  • Àڳ౳À°
  • â¾÷Áغñ
  • À̹ÎÀ¯ÇÐ
  • ³ëÈÄ»ýÈ°
  • Àüüº¸±â


CMOS »ç¿ë¹ý ¹è¿ì±â- CHIPSET FEATURES SETUP

 
¡¶ CHIPSET FEATURES SETUP ¡·

CMOS ¼Â¾÷ Ãʱâ È­¸é¿¡¼­ CHIPSET FEATURES SETUP¿¡ ¼±Åà ¸·´ë¸¦ À§Ä¡ÇÏ
°í ¸¦ ´©¸£¸é Ĩ¼Â Ư¼º¿¡ ´ëÇÑ ¼³Á¤À» ÇÏ´Â °÷ÀÌ ³ª¿É´Ï´Ù. ¿©±â
¼­ Çϵå¿þ¾î¿¡ º¸´Ù Á¢±ÙÇÑ ¿©·¯°¡Áö ¼³Á¤À» ÇÒ ¼ö ÀÖ½À´Ï´Ù. ÀÌ Ç׸ñÀº
ÀÚ½ÅÀÌ »ç¿ëÇϴ Ĩ¼Â¿¡ µû¶ó »ó´çÈ÷ ´Ù¸¦ÅÙµ¥, Àú´Â HX Ĩ¼ÂÀÇ ¸ÞÀκ¸µå
¸¦ »ç¿ëÇÕ´Ï´Ù.

°¢ Ç׸ñ »çÀÌÀÇ À̵¿Àº ¹æÇâÅ°¸¦ »ç¿ëÇϸç, Å°¸¦ ´­·¯ È­¸éÀÇ »ö±òÀ»
º¯°æÇÒ ¼ö ÀÖ½À´Ï´Ù. ¸ðµç Ç׸ñÀÇ ¼³Á¤°ª º¯°æÀº , Å°
¸¦ »ç¿ëÇϰųª ¿À¸¥ÂÊ Å°ÆеåÀÇ , Å°¸¦ »ç¿ëÇÕ´Ï´Ù. , ,
Å°¸¦ ÅëÇØ °¢°¢ ÀÌÀü °ª, ¹ÙÀÌ¿À½º ±âº»°ª, ¼Â¾÷ ±âº»°ªÀ» ÀÐ¾î µéÀÏ
¼ö ÀÖ½À´Ï´Ù. ¼³Á¤ÀÌ ³¡³­ ÈÄ Ãʱâ È­¸éÀ¸·Î ³ª°¡·Á¸é Å°¸¦ ´©¸£¼¼
¿ä.


¨ç Auto Configuration : Enabled
DRAM Timing : 60ns
DRAM RAS# Precharge Time : 3
DRAM R/W Leadoff Timing : 6/5
Fast RAS# To CAS# Delay : 3
DRAM Read Burst (EDO/FPM) : x222/x333
DRAM Write Burst Timing : x222
Turbo Read Leadoff : Disabled
DRAM Speculative Leadoff : Enabled
Turn-Around Insertion : Disabled

Ĩ¼Â ÆĶó¹ÌÅÍ ÃÖÀû°ªÀ¸·Î ÀÚµ¿ ¼³Á¤ÇÏ·Á´Â °æ¿ì Auto Configuration
À» `Enabled`·Î ÁöÁ¤ÇÏ°í DRAM TimingÀ» 60nsÀ̳ª 70ns Áß¿¡¼­ ¼±ÅÃÇÕ
´Ï´Ù. ¿ä»çÀÌÀÇ ¸Þ¸ð¸®´Â ´ëºÎºÐ 60nsÀÇ EDO ·¥ÀÌ´Ï 60nsÀ¸·Î ÁöÁ¤ÇÏ
¸é µË´Ï´Ù. ¸¸ÀÏ Auto ConfigurationÀ» `Disabled`·Î ÁöÁ¤Çϸé DRAM
TimingÀº ³ªÅ¸³ªÁö ¾ÊÀ¸¸ç À§ÀÇ ³ª¸ÓÁö Ç׸ñÀ» »ç¿ëÀÚ°¡ ÀÏÀÏÀÌ ÀÚ½Å
ÀÇ ¼ÕÀ¸·Î ÁöÁ¤ÇØ¾ß ÇÕ´Ï´Ù. Çϵå¿þ¾î¿¡ ´ëÇÑ Àü¹® Áö½ÄÀÌ ¾ø´Â »ç¿ë
ÀÚ¶ó¸é Auto ConfigurationÀ» `Enabled`·Î ¼±ÅÃÇÏ´Â °ÍÀÌ ÁÁ°ÚÁÒ.

DRAM RAS# Precharge Time¿¡¼­´Â RAS#(Row Address Strobe) ½ÅÈ£¿¡ ÇÒ
´çµÈ CPU Ŭ·°ÀÇ ¼ö¸¦ ¼±ÅÃÇϴµ¥, ÀÌ´Â DRAM ¸®ÇÁ·¹½Ã¸¦ À§ÇÏ¿© ÀüÇÏ
¸¦ ÃæºÐÈ÷ ÃæÀüÇÒ ¼ö ÀÖµµ·Ï ÁöÁ¤ÇÏ¿©¾ß ÇÕ´Ï´Ù. ¸¸ÀÏ ÃæºÐÇÑ ½Ã°£À»
ÁöÁ¤ÇÏÁö ¾ÊÀ¸¸é ¸®ÇÁ·¹½Ã ºÒ¿ÏÀüÀ¸·Î µ¥ÀÌÅ͸¦ ÀÒÀ» ¼ö ÀÖ½À´Ï´Ù. 3
Ŭ·°°ú 4Ŭ·° Áß¿¡¼­ ¼±ÅÃÇÒ ¼ö ÀÖ½À´Ï´Ù.

DRAM R/W Leadoff Timing¿¡¼­´Â ¸Þ¸ð¸®·Î ºÎÅÍ Àб⳪ ¾²±â¸¦ ÇÏ´Â °æ
¿ìÀÇ ½ÃÀÛ ½Ã°£À» ÁöÁ¤ÇÕ´Ï´Ù. 7/6°ú 6/5 Áß¿¡¼­ ¼±ÅÃÇÒ ¼ö Àִµ¥,
6/5À̶ó¸é Àбâ´Â 6¹ø° Ŭ·°¿¡¼­ ½ÃÀÛÇÏ°í, ¾²±â´Â 5Ŭ·°¿¡¼­ ½ÃÀÛÇÑ
´Ù´Â Àǹ̰ÚÁÒ.

DRAMÀÌ ¸®ÇÁ·¹½Ã ¿Ï·áµÇ¾úÀ» ¶§, Çà°ú ¿­Àº ºÐ¸®µÇ¾î ¹øÁöÁöÁ¤µË´Ï´Ù.
Fast RAS to CAS Delay Ç׸ñÀº RAS(Row Address Strobe)ºÎÅÍ
CAS(Column Address Strobe)·ÎÀÇ ÀüÀÌ ½ÃÁ¡À» ÁöÁ¤ÇÕ´Ï´Ù. 2¿Í 3 Áß¿¡
¼­ ¼±ÅÃÇÒ ¼ö ÀÖ½À´Ï´Ù.

DRAM Read Burst (EDO/FPM) Ç׸ñ¿¡¼­´Â EDO(Extended Data Output) ¸Þ
¸ð¸®³ª FPM(Fast Page Mode) ¸Þ¸ð¸®·Î ºÎÅÍ Àб⸦ ÇÏ´Â °æ¿ìÀÇ Å¸ÀÌ
¹ÖÀ» ÁöÁ¤ÇÕ´Ï´Ù.

- x222/x333
- x333/x444
- x444/x444

Áß¿¡¼­ ¼±ÅÃÇÒ ¼ö Àִµ¥, ¸¸ÀÏ ¼³Ä¡µÈ DRAMÀÌ Áö¿øÇÏ´Â °Íº¸´Ù ³·Àº
ŸÀÌ¹Ö ¼ýÀÚ¸¦ ÁöÁ¤ÇÏ¸é ¸Þ¸ð¸® ¿À·ù¸¦ ¹ß»ýÇÒ ¼ö ÀÖ½À´Ï´Ù. DRAM
Write Burst Timing ¿ª½Ã ¾²±â¶ó´Â Á¡¸¸ ´Ù¸¦ »Ó ³ª¸ÓÁö´Â µ¿ÀÏÇÕ´Ï
´Ù.

¸¸ÀÏ Turbo Read Leadoff Ç׸ñÀ» `Enabled`·Î ÁöÁ¤Çϸé ij½Ã¾ø´Â
50-60 MHz ¶Ç´Â ÇϳªÀÇ ¹ðÅ©¸¦ °®´Â EDO DRAM ½Ã½ºÅÛ¿¡¼­ µ¿ÀÛ °³½Ã
»çÀÌŬÀ» ÁÙÀÌ°í ¼º´ÉÀ» ÃÖÀûÈ­ ÇÕ´Ï´Ù.

DRAM ÄÜÆ®·Ñ·¯¿¡°Ô CPU°¡ º¸³»´Â Àб⠿äû¿¡´Â ¿øÇÏ´Â µ¥ÀÌÅÍ°¡ ÀÖ´Â
¸Þ¸ð¸® ¹øÁö¸¦ Æ÷ÇÔÇÏ°í ÀÖ½À´Ï´Ù. ¸¸ÀÏ DRAM Speculative Leadoff Ç×
¸ñÀÌ `Enabled`·Î ÁöÁ¤µÇ¾î ÀÖÀ¸¸é ¹øÁö¸¦ ¿ÏÀüÈ÷ µðÄÚµåÇϱâ Á¶±Ý Àü
¿¡ DRAM ÄÜÆ®·Ñ·¯°¡ Àб⠸í·ÉÀ» ¸Þ¸ð¸®¿¡ ³Ñ°ÜÁÝ´Ï´Ù. µû¶ó¼­ Àбâ
ó¸® ¼Óµµ°¡ »¡¸®Áý´Ï´Ù.

Turn-Around InsertionÀ» `Enabled`·Î ÁöÁ¤Çϸé back-to-back DRAM »ç
ÀÌŬÀÇ ¼±È¸¿¡¼­ Ĩ¼ÂÀÌ º°µµÀÇ Å¬·°À» »ðÀÔÇÕ´Ï´Ù. (ÀÌ°Ô ¹«½¼ ¶æÀÏ
±î? -_-;)


¨è ISA Clock : PCICLK/4

AT ¹ö½ºÀÇ ¼Óµµ¸¦ ÁöÁ¤ÇÏ´Â Ç׸ñÀÔ´Ï´Ù. CPU Ŭ·° ¼ÓµµÀÇ 1/3°ú 1/4
Áß¿¡¼­ ¼±ÅÃÇÒ ¼ö Àִµ¥, CPU ¹ö½º ÁÖÆļö°¡ 60 Mhz, 66 MHzÀÇ °æ¿ì
¿¡´Â 1/4, 50 Mhz, 55 MHz¿¡¼­´Â 1/3·Î ÁöÁ¤ÇÕ´Ï´Ù.


¨é System BIOS Cacheable : Disabled
Video BIOS Cacheable : Enabled

½Ã½ºÅÛ ¹ÙÀÌ¿À½º¿Í ºñµð¿À ¹ÙÀÌ¿À½ºÀÇ Ä³½Ã ±â´É »ç¿ë ¿©ºÎ¸¦ ÁöÁ¤ÇÕ
´Ï´Ù. ¸¸ÀÏ `Enabled`·Î ÁöÁ¤Çϸé F0000H-FFFFFH ¹øÁö¿¡ ÀÖ´Â ½Ã½ºÅÛ
¹ÙÀÌ¿À½º ·Ò°ú C0000H-C7FFFH ¹øÁö¿¡ ÀÖ´Â ºñµð¿À ¹ÙÀÌ¿À½º ·ÒÀÇ Ä³½Ã
±â´ÉÀ» Çã¿ëÇÕ´Ï´Ù. ij½Ã¸¦ °¡´ÉÇÏ°Ô ÇÏ¸é ¹°·Ð ¼Óµµ´Â »¡¶óÁöÁö¸¸ ¸¸
ÀÏ ¾î¶² ÇÁ·Î±×·¥ÀÌ ÀÌ ¿µ¿ª¿¡ ¾²±â¸¦ ½ÃµµÇÑ´Ù¸é ½Ã½ºÅÛ ¿À·ù°¡ ¹ß»ý
ÇÒ °¡´É¼ºÀÌ »ý±é´Ï´Ù.


¨ê 8 Bit I/O Recovery Time : 1
16 Bit I/O Recovery Time : 1

I/O ȸº¹ ±â±¸°¡ ISA ¹ö½º¸¦ À§ÇØ PCI ±â¿øÀÇ I/O »çÀÌŬ »çÀÌ¿¡ ¹ö½º
Ŭ·° »çÀÌŬÀ» ´õÇϴµ¥, ÀÌ·± Áö¿¬ ½Ã°£Àº ISA ¹ö½ºº¸´Ù PCI ¹ö½º°¡
³Ê¹« ºü¸£±â ¶§¹®¿¡ ÀϾ´Ï´Ù. À§ÀÇ µÎ Ç׸ñÀ» ÅëÇØ 8ºñÆ®¿Í 16ºñÆ®
I/O¿¡ ȸº¹ ½Ã°£(¹ö½º Ŭ·° »çÀÌŬ ´ÜÀ§·Î)À» Ãß°¡ÇÕ´Ï´Ù.


¨ë Memory Hole At 15M-16M : Disabled

ISA ¾îµªÅÍ ·ÒÀ» À§ÇØ ÀÌ ¿µ¿ªÀ» ¿¹¾àÇÒ ¼ö ÀÖ½À´Ï´Ù. ¸¸ÀÏ ÀÌ ¿µ¿ªÀÌ
¿¹¾àµÇ¾î ÀÖÀ¸¸é ij½ÃµÇÁö ¾Ê½À´Ï´Ù. ÀϺÎÀÇ ÀÎÅÍÆäÀ̽º Ä«µåµéÀÌ ÀÚ
½ÅÀÇ ·Ò ¹øÁö¸¦ ÀÌ ¿µ¿ªÀ¸·Î ¸ÅÇÎÇϴµ¥ ±×·± °æ¿ì¿¡¸¸ `Emabled`·Î
ÁöÁ¤ÇÕ´Ï´Ù.


¨ì Peer Concurrency : Enabled

Peer Concurrency¶õ µ¿½Ã¿¡ Çϳª ÀÌ»óÀÇ PCI µå¶óÀ̹ö°¡ È°¼ºÈ­ µÉ ¼ö
ÀÖ´Ù´Â °ÍÀ» ÀǹÌÇÕ´Ï´Ù.


¨í Chipset Special Features : Enabled

¸¸ÀÏ ÀÌ Ç׸ñÀÌ `Disabled`·Î ÁöÁ¤µÇ¸é ÀÚ½ÅÀÇ Ä¨¼ÂÀÌ ÃʱâÀÇ ÀÎÅÚ
82430FX Ĩ¼Âó·³ µ¿ÀÛÇÕ´Ï´Ù.


¨î DRAM ECC/PARITY Select : ECC

ÀÚ½ÅÀÇ ½Ã½ºÅÛ¿¡ ÀåÂøµÈ DRAMÀÇ Å¸ÀÔ¿¡ µû¶ó ECC(Error-Correcting
Code)³ª Parity Áß¿¡¼­ ¼±ÅÃÇÕ´Ï´Ù. µÎ°¡Áö ¸ðµÎ ¿À·ù¸¦ °ËÃâÇÏ´Â ¹æ
¹ýÀε¥ ParityÀÇ °æ¿ì ¿À·ù ±³Á¤ÀÌ ºÒ°¡´ÉÇÑ ¹Ý¸é ECC¿¡¼­´Â ±³Á¤ÀÌ
°¡´ÉÇÕ´Ï´Ù.


¨ï Memory Parity/ECC Check : Auto

¸¸ÀÏ `Auto`·Î ÁöÁ¤Çϸé ECC³ª Parity DRAMÀÇ Á¸À縦 °ËÃâÇßÀ» °æ¿ì
¹ÙÀÌ¿À½º°¡ ÀÚµ¿À¸·Î ¸Þ¸ð¸® °Ë»ç¸¦ Çã¿ëÇÕ´Ï´Ù. `Disabled`·Î ÁöÁ¤ÇÏ
¸é ¸Þ¸ð¸® °Ë»ç¸¦ ÇÏÁö ¾ÊÀ¸¸ç, `Enabled`·Î ÁöÁ¤ÇÏ¸é ¸Þ¸ð¸® °Ë»ç¸¦
ÇÕ´Ï´Ù.

Áö±ÝÀº Æи®Æ¼ ĨÀÌ ¾ø´Â ¸ðµâ·¥À» »ç¿ëÇÏ´Â °æ¿ì°¡ ¸¹À¸¹Ç·Î
`Disabled`·Î Çϰųª `Auto`·Î ÁöÁ¤ÇÏ¿©¾ß ¹®Á¦°¡ ¹ß»ýÇÏÁö ¾Ê½À´Ï´Ù.


¨ð Single Bit Error Report : Enabled

À§ÀÇ Ç׸ñ¿¡¼­ ¸¸ÀÏ ECC·Î ¼³Á¤µÈ °æ¿ì ÀÌ Ç׸ñÀ» `Enabled`·Î ÁöÁ¤ÇÏ
¸é DRAM¿¡ ±³Á¤ÇÒ ¼ö ÀÖ´Â ´ÜÀÏ ºñÆ® ¿À·ù°¡ ¹ß»ýÇßÀ» °æ¿ì ½Ã½ºÅÛÀÌ
CPU¿¡ º¸°íÇÕ´Ï´Ù.


¨ñ L2 Cache Cacheable Size : 64MB

¸¸ÀÏ 64 MB ÀÌ»óÀÇ ½Ã½ºÅÛ ·¥À» »ç¿ëÇÒ °æ¿ì¿¡¸¸ 512 MB·Î ÁöÁ¤ÇÕ´Ï
´Ù.

written by (ldg1983)
2003-02-19 21:01:16
757 ¹ø ÀÐÀ½
¢Ñ ·Î±×ÀÎ ÈÄ ÀÇ°ßÀ» ³²±â½Ç ¼ö ÀÖ½À´Ï´Ù
 Ä³½Ã¼±¹°





365ch.com 128bit Valid HTML 4.01 Transitional and Valid CSS!
ű×